Ya han llegado las ofertas más importante del año a AliExpress. Las ofertas del 11-11 con descuentos, envíos gratis y cupones:
- ESAE05 o AEES05: 5 € de descuento con 39 € de compra mínima
- ESAE12 o AEES12: 12 € de descuento con 89 € de compra mínima
- ESAE25 o AEES25: 25 € de descuento con 169 € de compra mínima
- ESAE40 o AEES40: 40 € de descuento con 269 € de compra mínima
- ESAE60 o AEES60: 60 € de descuento con 359 € de compra mínima
- ESAE80 o AEES80: 80 € de descuento con 499 € de compra mínima
Se espera que los futuristas nodos de proceso 20A y 18A de Intel debuten en nuevas CPU en 2024 o 2025. Sin embargo, TSMC cuenta con planes para introducir una tecnología de fabricación comparable en el mismo plazo, pero con mejoras en todos los ámbitos.
Durante una reciente conferencia sobre resultados, el Consejero Delegado de TSMC, C.C. Wei, declaró que su evaluación interna confirmaba las mejoras de la tecnología N3P. El nodo de fabricación de 3 nm de TSMC demostró un “PPA” (área de rendimiento energético) comparable al nodo 18A de Intel. Se espera que N3P sea aún mejor, llegue antes al mercado, cuente con una “mayor madurez tecnológica” y ofrezca importantes ventajas de coste.
Wei recalcó que TSMC no subestima ni se toma a la ligera a la competencia. También mencionó que la tecnología de 2 nanómetros de la compañía, aunque todavía es un trabajo en curso, se espera que supere tanto a N3P como a 18A. El proceso de fabricación de 2nm de TSMC va camino de convertirse en la tecnología más avanzada de la industria de semiconductores cuando se introduzca en 2025.
Se espera que Intel lance las primeras CPU reales fabricadas con el proceso 20A en 2024, aportando innovaciones significativas a la tecnología de fabricación de chips con la introducción de los transistores RibbonFET de tipo “gate-all-around”. RibbonFET representa el primer gran rediseño de transistores desde la introducción de los transistores FinFET en 2011 e incorporará una nueva tecnología de red de suministro de energía trasera (BSPDN) conocida como PowerVia.
Para leer más tarde...
Al mismo tiempo, Wei confirmó que TSMC seguirá utilizando la tecnología de transistores FinFET de eficacia probada, junto con los métodos tradicionales de suministro de energía, en toda su línea de procesos de 3nm (N3, N3E, N3P, N3X). Los transistores Gate-all-around y BSPDN se introducirán en los nodos N2, cuya producción a gran escala está prevista para la segunda mitad de 2025.
Wei mencionó que se espera que N3 contribuya a un “porcentaje medio de un solo dígito” de los ingresos totales por obleas de TSMC en 2023, con un porcentaje significativamente mayor previsto para 2024. Existe una fuerte demanda de productos de 3nm por parte de diversos clientes que buscan mejorar el rendimiento, la eficiencia energética, la producción y el “soporte integral de plataformas”, tanto para aplicaciones de computación de alto rendimiento (HPC) como para smartphones.